コメント一覧 (2)

1. • 1. nminoru
   • May 16, 2010 02:00
   • Intel CPU の hardware prefetch はストライド付きメモリアクセスをストリームと認識できるだけのはずなので、RDBMS やガベコレのようにメモリアクセスがほとんど予測不能なものや、「フィボナッチ数列でインデックスアクセス」のようなロジックはあるものの CPU に判定不能なものは、software pfetch が利き続けると思います。
     ただ昨今は hardware pfetch がストリームとして認識できる本数がどんどん増えています(Core 系はメモリ→キャッシュで12ストリーム)ので、メモリアクセスパターンが異なる複数のスレッドで hardware pfetch が混乱するから software prefetch を書くというのはなくなっていくのかも知れません。
     それに Intel x86-64 CPU の Out-Of-Order 実行機能はデタラメに強化され続けています。Core i7 は re-order buffer が 128 μOPで、48 load buffer を持っているので、分岐予測が当たる限り μOP換算で 128 命令の範囲に(依存のない)ロードアクセスは投機的にメモリリードしてしまいます。Software prefetch を書くならこの効果分よりも離して書かないと意味がないので、どんどん software prefetch を書くのは難しくなって行きますな。
     
2. • 2. kosaki
   • May 16, 2010 02:38
   • 問題は、CPUのモデル非依存で効果のあるprefetchって書きようがないって事なんだと思います。
     CPU世代変わるたびにOSの書き直しとかやってられんし。